1. Сложить два двоичных числа в дополнительном коде в формате с плавающей запятой в нормализованном виде. При необходимости произвести нормализацию.
2. Сложить два числа в ДДК (8421) в обратном коде.
3. Умножить два числа в двоичном дополнительном коде.
4. Поделить два двоичных числа в двоичном обратном коде по алгоритму без восстановления остатка с результатом в обратном коде.
5. Синтезировать схему запоминающего устройства.
Тип памяти – 2D
Тип триггера –rs
Организация БИС ЗУ – 20*1
6. Синтезировать схемы запоминающих устройств с объемом вдвое большим.